Verilog - 负数除法
作者：xyz 提问时间：11/6/2023
module test; reg [3:0]a; initial begin a= -4'b1100 / 6; $display(a); end endmodule 为什么输出是 8...
事业部 问答列表
作者：xyz 提问时间：11/6/2023
module test; reg [3:0]a; initial begin a= -4'b1100 / 6; $display(a); end endmodule 为什么输出是 8...