测试台 问答列表

VHDL测试台代码未显示1bit fulladder的输出结果

作者:bhaggya umayangana salwathura 提问时间:4/15/2021

这里代码有一些警告,但没有发现错误,但测试台的这个fulladder输出波形和和进位没有显示。在进位和总和输出中显示了 u,但不是输入很好,只有总和和进位输出是问题所在,为什么这里有一些警告,有时我对...


共1条 当前第1页