在 BIOS 中启用内存通道交错时，内存通道交错的粒度是多少？-解网

问：

内存通道交错是一种设置物理地址区域的方法，可以在 BIOS 中启用，以便交替使用所有内存通道以实现最佳带宽和延迟。

我想知道内存通道交错发生在什么粒度下，换句话说，在执行内存通道交织时，将引导到同一内存通道的最小内存块大小是多少？

在本文中，它可以是 2^7 = 128 字节。

在富士通的这份白皮书中，“通道交错块大小基于64字节的缓存行大小”

英特尔或AMD是否有任何官方资料可以解释这种内存通道交错配置的工作原理？

CPU-架构 Intel RAM AMD处理器

DDR SDRAM 突发传输大小为 64 字节，因此物理地址空间肯定有可能在具有该粒度的内存控制器之间交替，用于 128 字节缓存行对的一半。这将为顺序访问提供最大的并行性，并使 L2 空间预取器命中另一个 DRAM 控制器。（OTOH，从同一个内存控制器获取两行相邻的行意味着它避免了在访问之间更改“行”（又名“dram 页面”）的麻烦。不过，我猜交错的粒度为 64 字节，您可以将其描述为 128 字节对。

答： 暂无答案

上一个：编译内核模块时如何解决“objtool错误”？

下一个：Python 拆分方法：避免“没有足够的值来解压缩”错误

在 BIOS 中启用内存通道交错时，内存通道交错的粒度是多少？

What granularity does memory channel interleaving occur when enabled in BIOS?

评论