为什么输出处于未知状态?
作者: 提问时间:10/26/2021
我想使用具有异步复位的 dff 制作串行比较器,并基于连续分配。但是输出将处于未知 (x) 状态,我不知道为什么。我检查了每根电线,并为每根电线分配了一个表达式 DFF 代码 (Verilog): ...
HDL 问答列表
作者: 提问时间:10/26/2021
我想使用具有异步复位的 dff 制作串行比较器,并基于连续分配。但是输出将处于未知 (x) 状态,我不知道为什么。我检查了每根电线,并为每根电线分配了一个表达式 DFF 代码 (Verilog): ...
作者:sebi707 提问时间:6/21/2018
我正在创建一个包含我经常使用的一些函数的包,并且某些函数需要对其参数进行切片。我通常对所有信号都使用方向,但有时信号会意外地改变方向,例如,附加零位 () 似乎会将方向更改为正。downtosig &...
作者:AdCalleja 提问时间:11/2/2023
在尝试以不同的方式设置信号值后,发现这些值总是强制的(而不是存款,正如我所理解的那样)。 追踪到这个测试,可以看到 GHDL 预计会失败,但找不到讨论原因。 在 cocotb-ghdl 中分配值时...
作者:Sre M 提问时间:9/24/2021
我有两个 2D 数组,定义如下 type ram_1300_block is array (1300 downto 0) of std_logic_vector(7 downto 0); type...
作者:Didier Noël 提问时间:11/3/2023
非常感谢您的帮助。我正在尝试编写VHDL代码 对于我的 10 位 ADC。ADC有两个输入, 然后通过时钟的上升沿和下降沿多路复用到输出。 是多路复用的。我想问一下这个,ADC连接到信号 信号发生器,...
作者:MD. SHAZZAD HOSSAIN 提问时间:4/4/2023
我正在尝试在我的设计中使用正边触发的触发器来设计一个 17 位纹波向上计数器。这是我的代码: `timescale 1us/ 1ns module upcounter (clk, pr, clr...
作者:rubemnobre 提问时间:11/15/2023
我正在创建一个多路复用器实体,该实体具有通用数量的 n 位输入,作为更大项目的一部分。为此,我有一个通用值,用于指定多路复用器应具有多少个输入。 如何告诉频率合成器根据此通用值计算输入选择的位数? ...
作者:jo132123sda 提问时间:7/20/2023
获取运行时 error_0067 值 -1 超出范围(0 到 7)。Buf_ptr 被设置为自然数,但仍然变为负数,因为它没有溢出回 7。这可以通过 if 语句轻松修复,但是 ActiveHdl 中是...
作者:Hakeem Mayaki 提问时间:9/12/2023
我正在从事 Nand2Tetris 课程的第一个项目,我必须仅使用 Nand、Not、And 和 Or 门来实现 Mux 门。 我在 Mux.hdl 文件中编写了以下代码: CHIP Mux { ...
作者:Cerise 提问时间:10/26/2023
nand2Tetris 硬件仿真器使用 .hdl 文件来加载芯片。但是,如果我们制作了一个芯片(OR门),我们可以将其用作另一个项目的块吗?有内置函数来编写芯片的代码,但是如果我们想将芯片用作对象怎么...