我试图理解在某些控制情况下，写作和阅读是如何在BRAM记忆中发生的。请告诉我我的代码中是否有任何概念错误： module bram_dual(wrt_data,addr_w,rst,clk,wr_e...

我正在使用 Xilinx 平台 - ZCU102 板和 Petalinux。 目前，我正在尝试弄清楚如何配置设备树，以便使用来自自定义IP的中断。 如您所见，我的 IP 通过 axi_bram_co...