如何将数据写入 bram 并从 bram 读取数据？

问：

我试图理解在某些控制情况下，写作和阅读是如何在BRAM记忆中发生的。请告诉我我的代码中是否有任何概念错误：

module bram_dual(wrt_data,addr_w,rst,clk,wr_en,read_data,rd_en);

input [17:0]wrt_data;
input clk,rst,wr_en;
input [4:0]addr_w;
output [17:0]read_data;
output  rd_en;

reg [17:0]ram[0:23];
integer i;

always@(posedge clk) begin
    if(rst)begin 
       for (i=0;i<23;i=i+1)begin  
          ram[i]<={24{1'b0}};
            
       end 
     end 
     else 
       if(wr_en) begin
          ram[addr_w]<=wrt_data;
       end 
end 

assign read_data=rd_en ? ram[addr_w]:0;
    
endmodule

测试台：

module tb_bram;

reg [17:0]wrt_data;
reg clk,rst,wr_en;
reg [4:0]addr_w;
wire  [17:0]read_data;
wire  rd_en;


integer j;

bram_dual dut1 (.wrt_data(wrt_data),
                .clk(clk),
                .rst(rst),
                .wr_en(wr_en),
                .addr_w(addr_w),
                .read_data(read_data),
                .rd_en(rd_en)
                
                ); 
 
 

 initial begin
  
  rst<=1;
  clk<=0;
  
  #20; 
  rst <=0;
  
  end
always@(posedge clk) begin
       if (rst) begin 
          wr_en<=0;
          wrt_data<=0;
          addr_w<=0;
       end 
       else begin 
         if (wr_en) begin
            for (j=0;j<23;j=j+1) begin
               wrt_data<=j;
               addr_w<=j;
            end 
          end   
         else begin 
             wrt_data<=0;
         end 
       end 
end    
 
always #10 clk=~clk;

endmodule

我有与将数据写入 bram memroy 和从 bram 内存读取数据相关的问题。

我可以使用两个信号将数据写入 bram 并从 bram 读取数据吗？

就像在写入操作期间一样： 通过此信号将数据写入 BRAM -> write_enable ，address_write

读取操作： read_enable ， address_read

我可以使用单独的使能信号进行写和读操作吗？ 同样，我们也可以为地址做吗？

从理论上讲，我知道我可以，但从逻辑上讲，当我尝试在Verilog编码中做到这一点时，我失败了。