FPGA MAX 10 DE10-Lite 使用 Quartus Prime 16.1 将 verilog 代码上传到开发板时出错 [已关闭]
作者:dkdk 提问时间:11/17/2023
闭。此问题需要调试详细信息。它目前不接受答案。 编辑问题以包括所需的行为、特定问题或错误以及重现问题所需的最短代码。这将有助于其他人回答这个问题。 4天前关闭。 改进此问题 我将下面的代码上传...
Quartus 问答列表
作者:dkdk 提问时间:11/17/2023
闭。此问题需要调试详细信息。它目前不接受答案。 编辑问题以包括所需的行为、特定问题或错误以及重现问题所需的最短代码。这将有助于其他人回答这个问题。 4天前关闭。 改进此问题 我将下面的代码上传...