SystemVerilog 中的非法 wreal 端口连接 [已关闭]-解网

问：

编辑问题以包括所需的行为、特定问题或错误以及重现问题所需的最短代码。这将有助于其他人回答这个问题。

7天前关闭。

改进此问题

Error-[MSV-IWRLC2] Illegal wreal port connection
finesim.spi, 572
adc_top_config, "adc_w_inl_dnl_wdependency xi0(clk_adc, en_adc, eoc, adc_out[9:0], vinp_ext, vinm_ext, vinp_int, vinm_int, rssip1, rssim1, rssip2, rssim2, adc_signal_sel[1:0], vdd_ana, vss, en_adc);"
  Non real/wreal expression 'CFG_SELSIG' is connected to 'adc_signal_sel[1:0]'
  of type wreal. Only scalar wreal nets or single wreal array elements are 
  allowed to be connected to a non real/wreal type.

如何解决这个问题？

系统-Verilog

SystemVerilog 中的非法 wreal 端口连接 [已关闭]

Illegal wreal port connection in SystemVerilog [closed]

评论