提问人：SPY ツHemanth 提问时间：11/15/2023 最后编辑：MikefSPY ツHemanth 更新时间：11/15/2023 访问量：56
代码中的错误我无法解决它，我无法阻止错误
Error in the code I am unable to solve it and i am unable to prevent the error
问：
我遇到混合端口连接问题 谁能帮我
我试图将以前的模块实例化到新模块中
.data_out(level1_1_out),
.data_in(data_in1),
.Cx(Cx1),
.clk(clk)
和
.data_out(level1_2_out),
.Data_In(data_in2),
.Cx(Cx2),
.clk(clk)
.Sum(data_out),
.A(level1_1_out),
.B(level1_2_out)
答：
1赞
Mikef
11/15/2023
#1
发布的代码中缺少逗号：
.data_out(level1_2_out),
.Data_In(data_in2),
.Cx(Cx2),
.clk(clk) // **missing comma here**
.Sum(data_out),
.A(level1_1_out),
.B(level1_2_out)
另外：Verilog区分大小写。
发布的代码以不一致的方式使用混合大小写名称。例如，有一个端口叫做 data_out，另一个端口叫做 Data_In，另一个端口叫做 Sum（帖子中至少有 3 种不同的命名方式）。这些名称很容易出错（因为大小写的用法不一致）。如果实例上的名称与相应模块上的名称不完全匹配，则会产生编译错误。
我建议使用一致且可预测的样式进行命名。
例如，使用全部小写作为端口名称。
评论