使用逻辑门设计超级解码器

Design a super decoder using logic gates

提问人：Akshay 提问时间：8/20/2018 更新时间：8/20/2018 访问量：66

问：

真值表

我需要使用给定的表和逻辑门来设计一个解码器。我不需要一个完整的解决方案，而是解决这个问题的方法或领先优势。任何帮助都是值得赞赏的。

逻辑布尔 表达式 电路 数

评论

答：

1赞 Emond 8/20/2018 #1

阅读表格时的一些快速提示：

A = E

B = E

C = E 和 Q2

D = E 和 （Q1 或 Q2）

E = E

F = E 和 Q1 和 Q2

G = 不是 C

这不是唯一的解决方案;也可以使用变量 Q0。

有一个变量和一个名为 E 的输出有点奇怪。

上一个：布尔代数在实践中如何有效？

下一个：查找仅具有 AND、OR 和 NOT 门的布尔电路