我正在创建一个包含我经常使用的一些函数的包，并且某些函数需要对其参数进行切片。我通常对所有信号都使用方向，但有时信号会意外地改变方向，例如，附加零位 （） 似乎会将方向更改为正。downtosig &...

我有两个 2D 数组，定义如下 type ram_1300_block is array (1300 downto 0) of std_logic_vector(7 downto 0); type...

非常感谢您的帮助。我正在尝试编写VHDL代码 对于我的 10 位 ADC。ADC有两个输入， 然后通过时钟的上升沿和下降沿多路复用到输出。 是多路复用的。我想问一下这个，ADC连接到信号 信号发生器，...

这是我正在参加的硬件课程的简单练习。我们需要使用 Altera Quartus II 和 ModelSim 来测试实现;我以前从未使用过的工具，所以我可能遗漏了一些东西，而我的解释也有所欠缺。 该电...

编辑：我刚刚重新安装了 lattice diamond 和更新，Active-hdl 是自动安装的，但模拟仍然给我同样的错误。当我更改库 machXO3 时;使用 machXO3.all;到库 mac...

首先，我是VHDL的新手，我正在尝试创建一个RAM模型（或类似的东西）。该模型运行良好，我开始构建我的测试台，但它无法重现从原始模型生成的信号文件的行为。主要问题是高阻抗信号“**Z”变成了“U”（未...

我试图从 Stack Overflow 运行一些代码（如何在 VHDL 中将整数写入 stdout 作为十六进制？），结果发现to_hstring不起作用（即使 std 库是 VHDL 的标准）。我正...

所以我正在尝试在 EDA PLayground 上为 32 位 ALU 编写 VHDL，但我收到一些我不太明白的错误消息，我不知道如何修复它们，有人可以帮忙吗？ 我无法理解错误在哪里，也不知道在我的代...

我正在尝试实现一个多级多路复用器，该多路复用器在每个阶段选择输入信号的偶数/奇数线。例如，假设我有 8 个输入 [a（0）， a（2）， a（3）， a（4）， a（5） a（6）， a（7）] 和 ...

这里代码有一些警告，但没有发现错误，但测试台的这个fulladder输出波形和和进位没有显示。在进位和总和输出中显示了 u，但不是输入很好，只有总和和进位输出是问题所在，为什么这里有一些警告，有时我对...